Diviseur d’horloge
==================

Objectif
--------

Étudier un diviseur d’horloge, à l’aide d’une bascule D (famille TTL,
7474).

Procédure
---------

.. image:: schematics/clock-divider.svg
	   :width: 300px

-  Activer A1 et A2, Régler leurs calibres à 8 V
-  Régler SQ1 à 500 Hz

Discussion
----------

La sortie est basculée à chaque front montant sur l’entrée, si bien que
la fréquence est divisée par deux. Le signal de sortie est un signal
carré symétrique, même si le signal d’entrée a un rapport cyclique
différent. Chaque front montant à l'entrée résulte en un changement d'état
de la sortie.



.. image:: pics/clock-divider-screen-2.png
	   :width: 400px
